반응형

기존 나노물질 합성과 패터닝 공정은 높은 온도에서 폭발성 혹은 독성이 있는 위험한 기체를 사용해 성장시키고, 복잡한 정렬방법을 이용해 특정 위치에 조립해야 하는 번거로운 과정이 필요했습니다.

따라서 다단계의 공정과 고비용, 비환경적인 특성 때문에 나노소자의 대량생산과 상용화에 큰 걸림돌이 되었습니다.

또한 기존 공정은 약 1000℃의 높은 온도와 부식성이 강한 화학약품을 사용하기 때문에 플라스틱과 같은 저렴하면서도 유연한 기판을 이용하는데 제약이 있었습니다.

새로운 개념의 저온 디지털 나노물질 패터닝 공정기술이 개발되어, 나노물질의 선택적인 합성과 패터닝 공정의 획기적인 단축으로 나노소자 상용화에 한걸음 다가서게 되었습니다.

■ KAIST 고승환 교수팀은 한 번의 공정으로 원하는 위치에 나노물질을 직접 성장시키는 새로운 저온 디지털 공정기술을 개발했습니다.

고 교수팀은 잉크젯 공정을 이용하여 종이에 프린트하듯이 나노물질의 씨앗층(seed layer) 패턴을 기판위에 만들고, 100 이하의 저온 용액환경에서 나노와이어를 성장시키는 선택적인 저온 성장법을 개발했습니다.

이 방법을 이용하면 복잡한 후속 공정 없이도 넓은 면적의 플라스틱 기판에 한 번의 공정으로 나노물질 합성과 패터닝을 동시에 수행할 수 있는 신개념 공정을 실시할 수 있습니다.

디지털 나노물질 직접 합성 및 패터닝 공정을 이용하여 구현된 나노와이어 패터닝의 SEM 이미지

플라스틱 기판위에 구현된 나노물질 마이크로 패터닝 구조체

고 교수팀이 개발한 디지털 나노물질 직접 패터닝 기술을 이용하면 나노소자 개발기간을 단축할 수 있을 뿐만 아니라 롤투롤(roll-to-roll) 공정으로 쉽게 확장할 수 있는 장점이 있습니다.

원하는 위치에 직접 나노물질을 합성하고 패터닝하는 디지털 나노물질 직접 패터닝기술은 공정의 유연성이 매우 커서 기존에 나노소자 개발에 필요한 공정시간을 1/10 이하로 대폭 단축할 수 있습니다.

또한 이 기술은 저온공정이기 때문에 플라스틱과 같은 저렴하면서도 유연한 기판에 구현할 수 있고, 차세대 대량생산공정으로 주목 받고 있는 롤투롤 공정에도 적용할 수 있어, 나노소자의 대량생산과 상용화에 가능성을 연 획기적인 기술로 평가받고 있습니다.

이번 연구에는 KAIST 고승환 교수와 여준협, 홍석준 박사과정생, 그리고 그리고로폴로스 UC Berkeley대 교수와 호츠 미 Duke대 교수가 참여했습니다.

이번 연구결과는 물리화학분야의 권위 있는 학술지인 '랭뮤어(Langmuir)'지에 3월 14일자 표지논문으로 게재되었습니다. 
(논문명 : Digital Selective Growth of ZnO Nanowire Arrays from Inkjet-Printed Nanoparticle Seeds on a Flexible Substrate)

고승환 카이스트 교수(왼쪽), 여준엽 연구원(두 번째) 및 홍석준 연구원(세 번째)이 나노구조체의 상태를 점검하고 있다.


 용  어  설  명

패터닝(patterning) :
되풀이되는 모양이나 원하는 형태를 본뜨는 작업

씨앗층 (seed layer) :
나노와이어를 성장시키기 위해서는 나노물질 촉매가 필요하며 보통 금속이나 산화금속의 나노입자를 촉매로 이용한다.
나노와이어는 나노입자로부터 길이방향으로 방향성의 가지며 성장하게 되며 기판에 씨앗층이 없는 부분에서는 나노와이어가 자라지 않게 된다.

열수화학반응 (hydrothermal reaction) :
나노물질을 만드는 화학적 반응방법의 하나로 타깃물질이 이온상태로 물에 용해되어 있는 전구체 용액을 가열하여 특정 온도조건이 되면 나노물질들이 성장하기 시작하는 나노물질 구조체 합성방법.

랭뮤어(Langmuir)지 :
미국화학회가 출판하는 표면, 계면, 재료화학분야의 권위 있는 학술지로, 2010년 인용지수가 4.269이다.

 

<연 구 개 요>

Digital Selective Growth of ZnO Nanowire Arrays from Inkjet-Printed Nanoparticle Seeds on a Flexible Substrate S.H. Ko et al. (Langmuir - 2012. 3.14. 출판)

최근 나노선 (nanowire), 나노튜브 (nanotube), 나노입자 (nanoparticle) 등의 나노구조물을 이용한 다양한 기능성 소자의 개발이 활발하게 이루어지고 있다.

이는 기존의 스케일에서 볼 수 없었던 새로운 전기적, 광학적, 기계적, 화학적 성질을 나노스케일에서 발견할 수 있고, 이를 이용해 성능이 뛰어난 소자를 제작할 수 있기 때문이다.

하지만 기존의 공정들은 진공, 고온상태에서 촉매와 유해한 기체화합물 전구체를 기본적으로 필요로 하기 때문에 고비용의 전구체와 진공장비의 필요성 때문에 합성에 필요한 비용이 굉장히 크고, 나노구조물을 합성하는 기판의 선택에 있어서 높은 온도에 견디지 못하는 플라스틱과 같은 물질을 이용하지 못하며, 환경 비친화적인 단점을 가지고 있다.

뿐만 아니라 전자 소자와 나노구조물 간의 기계/전기적 접합 성질 면에서 신뢰성이 뛰어나지 못하고, 정렬된 나노구조물의 정확한 방향성 및 균일성 등에 있어서 성능이 좋지 못하다. 따라서 실제 소자로의 응용 시 여러 가지 문제점들을 안고 있다. 

본 연구팀은 이러한 기존의 단점을 극복하기 위하여 디지털 직접 나노물질 성장법을 개발하였다.

잉크젯 장비를 이용하여 종이에 프린트하듯이 나노물질의 씨앗층(seed layer) 패턴을 기판위에 형성시키고 100 이하의 저온에서 열수 화학반응 (hydrothermal reaction)을 이용하여 씨앗층에만 나노와이어를 선택적으로 성장시켜서 기존의 광식각 (photolithography)공정과 유전영동 (dielectrophoresis), 미세유체 흐름 (microfluidics), 미세접촉 인쇄기법 (micro contact printing) 등을 이용하지 않고 단일 공정으로 성장시키는 선택적 저온 성장법을 개발하였다.

따라서 고가의 후속 공정들이 없이도 대면적 플라스틱 기판에 나노물질을 단일공정을 통해 나노물질 합성과 패터닝을 동시에 수행할 수 있는 신개념의 공정을 개발할 수 있었고 전자소자와 나노구조물 간의 기계/전기적 접합 신뢰성 및 나노구조체 방향성 및 균일성을 극대화 시킬 수 있었다.

이와 더불어 원하는 위치에 직접 나노물질을 합성하고 패터닝하는 디지털 나노물질 직접 패터닝 기술은 공정변경이 굉장히 용이하여 초기 나노소자 개발에 걸리는 공정개발시간을 대폭 단축시킬 수 있으며,  저온공정 특성상 플라스틱 기판에 구현이 가능하며 현재 차세대 대량생산공정으로 가장 주목을 받고 있는 롤투롤(roll-to-roll)공정으로 적용이 용이하여 현재 나노소자의 가장 큰 걸림돌이었던 대량생산과 상용화의가능성을 제시한 획기적인 기술로 고성능 나노소자의 상용화에 필요한 핵심 기술이 될 것으로 기대된다. 


<고승환 교수>

1. 인적사항                          

 ○ 성 명 : 고승환(38세)                             
 ○ 소 속 : 카이스트 기계항공공학부

2. 학력사항
  1993.3 - 2000.2  연세대학교 기계공학과 학사   
  2000.3 - 2002.2 서울대학교 기계항공공학부 석사  
  2002.9 - 2006.12 UC Berkeley 기계공학과 박사 
    
3. 경력사항 
  2006.12 - 2009.4   UC Berkeley 박사후연구원
  2008.8 - 2009.5    Laurence Berkeley National Lab 연구원
  2009.5 - 2011.8    카이스트 기계항공공학부 조교수
  2011.9 ? 현재    카이스트 기계항공공학부 부교수

4. 주요성과 
1. S.H. Ko, D. Lee, N. Hotz, J. Yeo, S. Hong, K.H. Nam, C.P. Grigoropoulos, "Digital selective growth of ZnO nanowire arrays from inkjet printed nanoparticle seed on a flexible substrate", Langmuir, 28,4787-4792, 2012.
2. Y. Son, J. Yeo, H. Moon, T.W. Lim, K.H. Nam, C.P. Grigoropoulos, S. Yoo, D.-Y. Yang and S.H. Ko, "Nanoscale Electronics: Digital Fabrication by Direct Femtosecond Laser Processing of Metal Nanoparticles", Advanced Materials, 23, 3176-3181, 2011.
3. S.H. Ko, D. Lee, H.W. Kang, K.H. Nam, J.Y. Yeo, S.J. Hong, C.P. Grigoropoulos, H.J. Sung, "Nanoforest of Hydrothermally Grown Hierarchical ZnO Nanowires for a High Efficiency Dye-sensitized Solar Cell", Nano Letters, 11(2), 666-671, 2011.
4. I. Park, S.H. Ko, H. Pan, C.P. Grigoropoulos, A.P. Pisano, J.M.J. Frechet, E. Lee, and J. Jeong, "Nanoscale Patterning and Electronics on Flexible Substrate by Direct Nanoimprinting of Metallic Nanoparticles", Advanced Materials 20, 489-496, 2008.
5. S.H. Ko, I. Park, H. Pan, C.P. Grigoropoulos, A.P. Pisano, C.K. Luscombe, and J.M.J. Frechet, "Direct Nanoimprinting of Metal Nanoparticles for Nanoscale Electronics Fabrication", Nano Letters 7(7), 1869-1877, 2007


 

반응형
반응형

2004년 자연광물인 흑연에서 떼어낸 ㎛(100만분의 1미터) 크기의 그래핀 조각이 매우 우수한 물리적 전기적 특성을 지닌다는 사실이 발견되어 실리콘을 대체할 차세대 나노물질로 떠올랐으나, 이 방법으로 얻은 그래핀 조각은 크기가 너무 작고 모양이 불규칙하여 실생활에 직접 응용할 수 없었습니다. 
 
이런 가운데 2009년 화학기상증착법(CVD: Chemical Vapor Deposition)이라는 새로운 기법으로 금속기판 위에 ㎝ 크기의 그래핀을 합성할 수 있다는 사실이 실험적으로 증명되었고, 지난 2010년에는 넓은 면적(30인치)의 그래핀을 합성하여 투명전극으로 응용할 수 있음이 확인됐습니다.

그러나 CVD로 그래핀을 합성하려면, 먼저 1000℃에서 금속기판 위에 그래핀을 합성한 후 원하는 기판으로 전사하는 복잡한 공정이 필요했습니다.

이에 일부 연구팀에서는 롤투롤 공정으로 그래핀 전사의 문제점을 해결하고자 하였으나, 추가공정이 필요해 대량생산에 어려움이 따랐습니다.

상온에 가까운 저온에서 원하는 기판에 그래핀을 직접 합성하는 신기술이 개발됐습니다.


□ 울산과기대 권순용 교수팀은 지금까지 1000℃ 고온에서 금속기판에 그래핀을 합성한 후 그래핀을 떼어내 원하는 기판에 전사(轉寫)하는 한계를 극복해, 상온에 가까운 저온(200℃)에서 원하는 기판에 그래핀을 직접 합성하는 기술 개발에 성공했습니다.

권 교수팀은 상온에 가까운 저온에서 탄소원자가 스스로 금속표면 위에서 확산하고 벌집 모양의 원자간 결합하는 현상을 이용하여 그래핀을 대상기판 위에 형성하는 새로운 기술(DAS : Diffusion-Assisted Synthesis)을 개발했습니다.

이 방법을 이용하면 단단한 산화 실리콘 기판이나 유리, 플라스틱 등 어떠한 기판에서도 그래핀을 직접 만들 수 있는 장점이 있습니다.
 
연구팀이 개발한 DAS기술을 이용하면 그래핀의 결정립 크기도 자유자재로 조절할 수 있습니다.
    
'꿈의 신소재'로 불리는 그래핀의 탁월한 물리적 전기적 특성들은 흑연에서 떼어낸 그래핀 조각처럼 결정립계가 거의 없는 단결정 탄소층에서 얻을 수 있는 것으로서, 인공적으로 합성된(CVD 등) 대면적 그래핀은 내부에 결정립계가 많아 물리적 전기적 특성이 현저히 떨어져 현재 활용하는데 한계가 있었습니다.
 
그러나 연구팀이 개발한 DAS기술은 그래핀의 물리적 전기적 특성을 조절하기 위한 그래핀의 결정립 크기 제어가 가능하다는 사실을 처음으로 보여준 의미 있는 결과로서, 추후 그래핀 내부에 존재하는 주요 결함 원인인 결정립계를 줄일 수 있는 가능성을 제시한 획기적인 기술로 평가받고 있습니다.

160 oC 에서 SiO2/Si 기판상에 직접 합성한 그래핀의 SEM 이미지

DAS법을 이용한 그래핀 형성 메커니즘 모식도. 다결정 금속박막의 결정립계를 따라 탄소원자가 자발확산하여 대상기판에 그래핀을 형성하고 있다.



이번 연구는 권순용 교수가 주도하고 곽진성 박사과정생(제1저자), 김성엽 교수, 박기복 교수(이상 울산과기대)와 서울대 김영운 교수, 윤의준 교수, 수닐 코담바카 교수(미 UCLA) 등이 참여했습니다.

연구결과는 세계 최고 권위의 과학전문지 '네이처'의 자매지인 'Nature Communications'지에 1월 24일자로 게재되었습니다. 
(논문명: Near room-temperature synthesis of transfer-free graphene films)

권순용, 김성엽, 박기복 (아래줄 왼편 두 번째부터 차례로) 교수와 곽진성 (윗줄 왼편 두 번째) 연구원을 포함한 UNIST 연구팀

 

 용  어  설  명

그래핀 : 
그래핀은 탄소원자가 육각형 형태의 벌집 모양으로 연결된 한 층으로 구성된 인공 나노 물질로서 강철보다 200배 이상 강하고 구리보다 100배 이상 전기가 잘 통하는 등의 우수한 물리적, 전기적 특성을 가져 디스플레이와 차세대 반도체 소재로 주목받는 꿈의 신소재이다.

결정립(結晶粒) :
하나의 결정체. 금속 재료에 있어서, 현미경적인 크기의 불규칙한 형상의 집합으로 되어 있는 결정 입자

결정립계(結晶粒界) :
결정립과 결정립과의 경계

단결정(單結晶) :
전체를 통하여 고르고 규칙적으로 연결된 단 하나의 결정 

다결정(多結晶) :
다수의 미세한 결정립이 여러 가지 방위를 지니고 집합하여 된 결정. 천연적인 결정질 물체의 대부분이 이에 속함

<연 구 개 요>

Near room-temperature synthesis of transfer-free graphene films
J. Kwak et al. (Nature Communications - 2012. 1.24. 출판)

그래핀은 탄소원자가 육각형 형태의 벌집 모양으로 연결된 한 층으로 구성된 인공 나노 물질로서 강철보다 200배 이상 강하고 구리보다 100배 이상 전기가 잘 통하는 등 우수한 물리적, 전기적 특성을 가져 디스플레이와 차세대 반도체 소재로 주목받는 꿈의 신소재이다.
최초의 그래핀은 기계적 박리법을 통해 얻어낸 마이크로미터 수준의 그래핀 조각들로서 상기 언급한 바와 유사한 우수한 물성을 지니나, 매번 불균일한 모양과 특성을 갖고 크기가 매우 작아 실생활에의 응용이 불가하다.
이를 해결하기 위해 화학기상증착법을 이용한 대면적 그래핀 합성법이 개발되었다. 하지만 탄소원인 탄화가스의 효율적인 분해를 위해서는 1,000 이상의 고온 공정이 필요하고, 금속기판 위에 그래핀을 성장한 후 소자에의 적용을 위하여 반도체 및 부도체 기판으로의 그래핀의 전사 공정이 필요하게 된다.
이러한 전사 공정시 그래핀의 구겨짐, 찢어짐 등의 결함이 발생하는 등의 어려움은 물론 양산시 대면적화에 있어 극복해야할 난제가 산적해 있는 상태이다.  
  
본 연구팀은 이러한 단점을 극복하기 위하여 DAS(Diffusion-Assisted Synthesis)법을 개발하였다.
DAS법에서는 반도체 및 부도체 기판에 미리 형성한 다결정 금속박막의 결정립계를 통한 탄소원자의 농도구배 차이에 의한 자발확산 현상을 이용한다.
'탄소재료-금속박막/기판'으로 이루어진 확산 쌍을 특수재질로 제작된 지그에 고정시키고 ~1 MPa 정도의 압력을 가하여 전기로에서 다양한 분위기하에서 가열함으로써, 금속박막의 결정립계를 통해 자발확산된 탄소원자는 금속박막/대상기판 계면에서 탄소원자의 확산현상에 의해 그래핀을 형성하게 된다.
본 연구팀의 전산모사 결과에 의하면 상온에서도 그래핀 위의 탄소원자들이 대략 200 /sec 이상 확산 과정을 겪게 되어 상온에 가까운 저온에서도 안정상인 그래핀을 형성할 수 있음을 확인할 수 있었다.
대상기판으로는 단단한 산화 실리콘 기판 (SiO2/Si) 및 유리뿐 아니라 가요성을 갖는 플라스틱 기판 (PMMA, PDMS) 등이 사용되었고 이들 대상기판에서 기판 종류에 따른 그래핀 성장 메커니즘에 관한 연구를 통해, 200 이하의 저온에서 성장온도, 성장시간, 중간 금속박막층의 형성조건 등에 따른 센티미터 수준의 그래핀을 얻을 수 있었다. 
이와 더불어 DAS 기술을 이용하면 대상기판에 형성한 금속박막의 결정립계 크기를 미리 조절함으로써 추후 형성되는 그래핀의 결정립 크기를 조절할 수 있음을 확인하였다.
인공 합성된 대면적 그래핀의 경우 내부에 존재하는 다수의 결정립계로 인해 물리적, 전기적 특성이 이론치에 비해 현저히 떨어지게 되어 현시점에서 이의 활용분야가 제한되나, DAS법을 활용하게 되면 추후 그래핀 내부에 존재하는 주요 결함원인 결정립계를 줄일 수 있게 되어 차세대 그래핀 산업의 핵심기술이 될 것으로 기대된다.

<권순용 교수>

1. 인적사항                          
 ○ 성 명 : 권순용(35세)                             
 ○ 소 속 : UNIST 기계신소재공학부
 
2. 학력사항
  1995.3 - 1999.2  서울대학교 재료공학부 학사   
  1999.3 - 2001.2 서울대학교 재료공학부 석사  
  2001.3 - 2005.8 서울대학교 재료공학부 박사 
    
3. 경력사항 
  2005.12 - 2007.5   예일대학교 전자공학과 박사후연구원
  2007.6 - 2008.9    UCLA 재료공학과 박사후연구원
  2008.11 - 현재     UNIST 기계신소재공학부 조교수

4. 주요성과 
1. J. Kwak, J.H. Chu, J.-K. Choi, S.-D. Park, H. Go, S.Y. Kim, K. Park, S.-D. Kim, Y.-W. Kim, E. Yoon, S. Kodambaka, S.-Y. Kwon*, "Near room-temperature synthesis of transfer-free graphene films", Nature Communications, 3, 645 (2012).
2. S.-Y. Kwon, C. V. Ciobanu, V. Petrova, V. B. Shenoy, J. Bareno, V. Gambin, I. Petrov, S. Kodambaka*, "Growth of semiconducting graphene on palladium", Nano Letters 9(12) 3985-3990 (2009)
3. S.-Y. Kwon*, S.Y. Kim, K. Park. J. Kwak, J.H. Chu, J.-K. Choi, "Graphene sheet, transparent electrode, active layer including the same, display, electronic device, optoelectronic device, battery, solar cell and dye-sensitized solar cell including the electrode or active layer", PCT/KR2011/005438
4. S.-Y. Kwon*, K. Park, E. Yoon, J. Kwak,"Method for manufacturing graphene, transparent electrode and active layer comprising the same, and display, electronic device, optoelectronic device, battery, solar cell and dye-sensitized solar cell including the electrode and the active layer", PCT/KR2011/001092

 

반응형

+ Recent posts